(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平9-64707

(43)公開日 平成9年(1997)3月7日

(51) Int.Cl. ⁶		酸別記号	庁内整理番号	FΙ		技術表示箇所
H03K	17/08		9184-5K	H03K	17/08	Z
	17/16		9184-5K		17/16	F
	19/018				19/092	

審査請求 未請求 請求項の数2 OL (全 6 頁)


(21)出願番号	特願平7-211936	(71)出願人 000005843	3	
		松下電子:	工業株式会社	
(22) 出顧日	平成7年(1995)8月21日	大阪府高	関市幸町1番1号	
		(72)発明者 荒川 竜	太郎	
	•	大阪府高	展市幸町1番1号 相	公下電子工業
	·	株式会社	内	
		(72)発明者 竹原 秀	樹	
	•	大阪府高	関市幸町1番1号 相	公下電子工業
		株式会社	内	
	•	(72)発明者 高田 浩	可	
		大阪府高	槻市幸町1番1号 村	公下電子工業
		株式会社	内	
		(74)代理人 弁理士	宮井 暎夫	

(54) 【発明の名称】 半導体出力回路装置

(57) 【要約】

【課題】 IGBTの負荷短絡時に短絡電流を高速遮断し、かつ短絡電流遮断時のdI/dtを抑制して、IGBTの遮断に伴う跳ね上がり電圧を小さくする。

【解決手段】 IGBT1のゲート端子5とエミッタ端子4間に、コンパレータ10とドライバ14,15の遮断遅れ時間より高速にターンオンするスイッチング特性を有し、ドライバ14の駆動電圧とゲート抵抗8により決まる電流I2の和(I1+I2)を流した時のコレクターエミッタ間飽和電圧が1.3[V]~10[V]となる特性を合わせ持った短絡保護トランジスタ7を接続する。この短絡保護トランジスタ7のベースはIGBT1のセンス端子4に接続している。これにより、IGBT1の負荷短絡時に短絡電流を高速遮断し、遮断に伴う跳ね上がり圧を抑制し、IGBT2を有効に保護し、不良率を零にすることができる。



 1
 I GBT
 1

 2
 コレクタペチ
 1

 3
 エミッタペチ
 1

 4
 センスペイチ
 1

 5
 ゲート銀行
 1

 6
 センス低抗
 1

 7
 短絡保護トランジスタ
 1

 8
 ゲート抵抗
 1

 9
 級動作防止コンデンサ
 1

10 コンパレーッ 11 ドライバ遮斯信号 12 入力ロジック回路 13 入力信号 14 ソースドライバ

16 シンクトライハ 16 センス抵抗 17 ベース電流制限抵抗 18 ドライバ回路

£

【特許請求の範囲】

【請求項1】 エミッタセルがエミッタメインセルおよ びエミッタ電流検出用セルからなり、前記エミッタメイ ンセルに接続したエミッタ端子の他に前記エミッタ電流 検出用セルに接続したセンス端子を有する絶縁ゲート付 の電力用トランジスタと、

前記電カ用トランジスタのゲート端子に接続したゲート 抵抗と、

前記電力用トランジスタのセンス端子とエミッタ端子の 間に接続したセンス抵抗と、

前記エミッタ端子と前記センス端子との間にエミッタと ベースを接続し、前記ゲート端子にコレクタを接続した 短絡保護トランジスタとを備え、

前記短絡保護トランジスタとして、短絡発生時のコレク ターエミッタ間飽和電圧が1.3Vから10Vまでの値 となる特性を有しているトランジスタを使用したことを 特徴とする半導体出力回路装置。

【請求項2】 短絡保護トランジスタのコレクターエミ ッタ間飽和電圧を調整するためのペース電流制限抵抗を 追加したことを特徴とする請求項1記載の半導体出力回 20 路装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】この発明は、電力用IGBT (Insulated Gate Bipoler Transistor) 、特にエミッ タセルの一部を電流検出用セルとして使用し、電流検出 用セルをセンス端子と接続し、かつゲート端子もしくは ベース端子に抵抗が接続された電力用絶縁ゲートパイポ ーラトランジスタを有し、この電力用絶縁ゲートバイポ ーラトランジスタ、あるいは上記と同様のセンス端子を 30 有する電力用MOSFETの短絡保護を行う機能を備え た半導体出力回路装置に関するものであり、さらにはそ の短絡保護の特性に係るものである。この半導体出力回 路装置は、例えば、3相ブリッジ模成にすることで3相 モータを駆動可能であり、またインダクタンス負荷と接 続することでスイッチング電源のパワートランジスタに も適用できる。

[0002]

【従来の技術】短絡保護回路を付設した従来の半導体出 カ回路装置について図面を参照しながら説明する。この 40 半導体出力回路装置においては、図5に示すように、電 カ用IGBT1に、コレクタに接続されたコレクタ端子 2とエミッタメインセルに接続されたエミッタ端子3と エミッタ電流検出用セルに接続されたセンス端子4とゲ ートに接続されたゲート端子5とが設けられている。セ ンス端子4はセンス抵抗6の一端と接続され、エミッタ 端子3とセンス抵抗6の他端が接続されている。センス 抵抗6には誤動作防止コンデンサ9が並列接続されてい

ト抵抗8を介して、それぞれバイポーラトランジスタか らなるソースドライバ14およびシンクドライバ15で 構成されるドライバ回路18により駆動される。入力信 号13は入力ロジック回路12を介してソースドライバ 14およびシンクドライパ15の両ペースに入力されて おり、入力信号13に応じてソースドライバ14および シンクドライバ15がオンオフすることで、電カ用 I G BT1をオンオフ駆動することになる。

【0004】今、電力用!GBT1の負荷短絡が発生す 10 ると、コレクタ電流 I c は急激に増大する。このため、 センス端子4にも大きな電流が流れ、センス抵抗6にも 大きな跳ね上がり電圧が発生する。この跳ね上がり電圧 は、コンパレータ10の一方の入力端子と接続されてお り、所定のしきい値電圧VREF より大きくなると、ドラ イバ遮断信号11を入力ロジック回路12へ送信する。 すなわち、このドライバ遮断信号11が入カロジック回 路12へ伝わり、ソースドライバ14を「OFF」、シ ンクドライバ15を「ON」にすることで、入力信号1 3のレベルに係わらず電力用!GBT1のゲート電圧V gを0Vとして短絡時のコレクタ電流Ⅰ。を0とし、電 カ用IGBT1の保護を行う。

【0005】図6は図5の半導体出力回路装置における 短絡保護動作を説明するタイムチャートである。図6に おいて、(a)はセンス端子4に現れるセンス電圧Vs を示し、(b)はコンパレータ10の出力電圧V смы を 示し、(c)は電力用!GBT1のゲート電圧Vgを示 し、(d)は電カ用 | GBT1のコレクタ電流 | 。を示 し、(e)は電力用IGBT1のコレクターエミッタ間 電圧 V ceを示している。

【0006】図6を見ると、電力用 | GBT1の負荷短 絡が生じて電力用 | GBT1のコレクタ電流 | c が直線 的に増加していくと、これに対応してセンス電圧Vs も 直線的に増大していく。そして、センス電圧Vs が短絡 検出のためのコンパレータ10のしきい値電圧VREF を 超えると、コンパレータ10の出力電圧Vgww がローレ ベルからハイレベルに変化し(ドライバ遮断信号1

1)、これによって入力ロジック回路12の働きで、あ る時間遅れて電力用 | GBT1のゲート電圧V g が急激 に0まで降下し、それに伴って電力用IGBT1のコレ クタ電流 I c が急激にOまで減少する。

【0007】電力用 I GBT1のコレクタ電流 I c が急 激に減少すると、配線のインダクタンス成分等に起因し て電カ用IGBT1のコレクターエミッタ間電圧VcelC 大きな跳ね上がり電圧が生じる。

[0008]

【発明が解決しようとする課題】 しかしながら、上記従 来例では、電力用IGBT1を高速遮断するにはコンパ レータ 1 0 とソースドライバ1 4 およびシンクドライバ 15の高速化、つまりこれらの動作の遅れ時間を短くす 【0003】電カ用IGBT1のゲート端子5は、ゲー 50 る必要があるが、ノイズによる誤動作の耐量を確保する と高速化には限界があり、誤動作の耐量を確保しつつ電力用 I GBT 1 を高速遮断するのは困難であり、電力用 I GBT 1 の短絡電流に対する保護を十分に行えなかった。

【0009】また、ゲート電圧の遮断時に、通常の駆動電圧15Vから0Vへ高速で電圧を変化させるので、短絡電流のオフ時の電流変化率ーd | / d t も大きくなる。これは配線インダクタンスしがあるとV=L・d | / d t なる跳ね上がり電圧が発生し、この跳ね上がり電圧が大きく、仮に短絡電流による保護が可能であるとし 10 ても電力用 | GBT1の耐圧破壊が発生することもある。

【0010】したがって、この発明の目的は、電力用 | GBTの負荷短絡時に短絡電流を高速遮断することが短絡電流に対する保護を確実に行い、かつ短絡電流遮断時の電流変化率ーd | / d t を抑制して、電力用 | GBT のコレクターエミッタ間に生じる跳ね上がり電圧を小さくすることができて電力用 | GBT の耐圧破壊を防止できる半導体出力回路装置を提供するである。

[0011]

【課題を解決するための手段】請求項1記載の半導体出 カ回路装置は、エミッタセルがエミッタメインセルおよ びエミッタ電流検出用セルからなり、エミッタメインセ ルに接続したエミッタ端子の他にエミッタ電流検出用セ ルに接続したセンス端子を有する電力用 | GBT等の絶 縁ゲート付の電カ用トランジスタと、電カ用トランジス タのゲート端子に接続したゲート抵抗と、電力用トラン ジスタのセンス端子とエミッタ端子の間に接続したセン ス抵抗と、エミッタ端子とセンス端子との間にエミッタ とベースを接続し、ゲート端子にコレクタを接続した短 30 絡保護トランジスタとを備えている。この場合に、短絡 保護トランジスタとして、短絡発生時のコレクターエミ ッタ間飽和電圧が1.3 Vから10 Vまでの値となる特 性を有しているトランジスタを使用している。この場 合、短絡保護トランジスタとしては、短絡発生時のコレ クターエミッタ間飽和電圧が1.3 Vから10 Vまでの 値となる特性を有している例えばパイポーラトランジス タを使用している。

【0012】この構成によると、上記のような特性を有する短絡保護トランジスタを設けたことにより、電力用 | GBTの負荷短絡時に短絡電流を高速遮断することが短絡電流に対する保護を確実に行い、かつ短絡電流遮断時の電流変化率ーd | / d t を抑制して、電力用 | GBTのコレクターエミッタ間に生じる跳ね上がり電圧を小さくすることができ、電力用 | GBTの耐圧破壊を防止できる。

【0013】請求項2記載の半導体出力回路装置は、請求項1記載の半導体出力回路装置において、短絡保護トランジスタのコレクターエミッタ間電圧を調整するためのペース電流制限抵抗を追加したものである。この構成 50

によると、ベース電流制限抵抗によりベース電流をコントロールすると、ある決まったコレクタ電流が流れる時のコレクターエミッタ間飽和電圧を調整できる。

[0014]

【発明の実施の形態】この発明の第1の実施の形態を図1に基づいて説明する。この半導体出力回路装置は、図1に示すように、電力用 | GBT1の電流検出用セルと接続したセンス端子4は、センス抵抗6と接続され、エミッタ端子3とセンス抵抗6の他端は接続され、接地されている。センス抵抗6の抵抗値は、電力用 | GBT1の電流保護レベルとセンス端子4とエミッタ端子3に流れる電流比とで決定される。

【0015】ゲート端子5はゲート抵抗8を介して、各々パイポーラトランジスタからなるソースドライバ14,シンクドライバ15で構成されるドライバ回路18と接続される。入力ロジック回路12にPWM信号等の入力信号13が入力されると、入力レベルに応じて、ソースドライバ14,シンクドライバ15が「ON」、「OFF」を行ない、電力用|GBT1を駆動する。以20上は従来例と同様である。

【0016】短絡保護トランジスタ7は、コレクタを電力用IGBT1のゲート端子5と接続し、エミッタをを電力用IGBT1のエミッタ端子3と接続し、ベースをセンス端子4と接続している。短絡保護トランジスタ7のベースとエミッタ間には、ノイズ防止用コンデンサ9を接続している。この短絡保護トランジスタ7を設けたしては、カンパレータ10およびドライバ回路18の駆動電圧とゲートは抗8により決する第1の電流Iのゲート容量を引き抜く第2の電流I2との和の電流(l1 + l2)を流したときのコレクターエミッタ間のる特性を有しているトランジスタを使用している。

【0017】また、電力用 | GBT1のセンス端子4は、従来例と同様に、コンパレータ10とも接続されており、センス電圧 V_s がしきい値電圧 V_{REF} よりも大きくなると、ドライバ遮断信号11が入力ロジック回路12に送信される。図2には、電力用 | GBT1の負荷短絡が発生した際の短絡保護時のタイミングチャートを示す。図2において、(a)はセンス端子4に現れるセンス電圧 V_s を示し、(b)はコンパレータ10の出力電圧 V_{CMP} を示し、(c)は短絡保護トランジスタ7のコレクタ電流 | c_2 を示し、(d)は電力用 | GBT1のプート電圧 V_g を示し、(e)は電力用 | GBT1のコレクタ電流 | c_2 を示し、(f)は電力用 | GBT1のコレクタ電流 | c_2 を示し、(f)は電力用 | GBT1のコレクタ電流 | c_2 0 を示し、(f)は電力用 | GBT1のコレクターエミッタ間電圧 V_{CE} 0 を示している。

【0018】図2を見るとわかるように、センス抵抗6にあらわれる電圧(センス電圧Vs)は、負荷短絡が発

生すると、短絡保護トランジスタフのベースーエミッタ 間電圧Vecまで一気に上昇していく。この時、センス電 圧Vs がコンパレータ10のしきい値電圧VREF をオー パーすると、ドライパ遮断遅れ時間TIが経過するまで は、ソースドライバ14が「ON」した状態であるの で、ドライパ出力電圧Voは「High」のままであ

【0019】一方、センス電圧Vs が上昇して、短絡保 **護トランジスタ7のベースーエミッタ間に電流が流れ出** 抗8の抵抗値をRgとした時、II=VD/Rgなる第 1の電流と、この第1の電流によるゲート電圧 V g の変 化 d V g / d t と電力用 I GBT 1 のゲート端子5の入 カ容量Cgで決まる | 2 = Cg · d Vg / d t の合計 (| 1 + | 2) が流れ、電力用 | GBT1のゲート電圧 V_z は短絡保護トランジスタに $I_1 + I_2$ の電流が流れ た時のコレクターエミッタ間飽和電圧まで低下する。こ の時、電力用 | GBT1の短絡電流は抑制されて大幅に 低減され、ドライバ遮断遅れ時間T、を経た後は、ゲー ト電圧Vgは0Vとなり、短絡電流は完全に0となって 20 しまっている。

【0020】電力用 | GBT1のコレクターエミッタ間 電圧Vceは、短絡電流減少時の一dlc/dtにより跳 ね上がるが、 | 1 + | 2 の電流が流れた時の短絡保護 | ランジスタ7のコレクターエミッタ間飽和電圧Vce(SA T) が1.3V~10Vとなる特性のデバイスを使用し ているので、ゲート電圧変化率(-dV₂/dt)が緩 やかであり、一dlc/dtも緩やかで、大きく跳ね上 がらず、短絡遮断時の電力用IGBT1のコレクターエ ミッタ間電圧Vceの跳ね上がりによる破壊が低減され、 かつドライバ遮断遅れ時間T」より、早くターンオフす る特性の短絡保護トランジスタフを用いているので、高 速遮断もできる。なお、T2は短絡保護トランジスタタ ーンオン遅れ時間であり、図2から、T₂ <T₁ である ことは明らかである。

【0021】つぎに、この発明の半導体出力回路装置の 第2の実施の形態にについて図3に基づいて説明する。 この第2の実施の形態では、図3に示すように、センス 抵抗16をセンス抵抗6と直列に追加し、センス抵抗 6, 16の接続点にペース電流制限抵抗17を介して短 40 絡保護トランジスタ7のベースを接続するように回路変 更したもので、その他の構成は図1のものと同様であ

【0022】上記のセンス抵抗16はコンパレータ10 のしきい値電圧VREF と短絡保護トランジスタ7のVBE 一 I B 特性の整合を容易にするためのもので、どのよう

な品種のトランジスタにも対応できるようになってい る。また、ベース電流制限抵抗17は、短絡保護トラン ジスタ7のベース電流調整用であり、この結果、短絡保 **護トランジスタ7は、図4のように、ベース電流制限抵** 抗17によりベース電流をコントロールすると、ある決 まったコレクタ電流が流れる時のコレクターエミッタ間 飽和電圧VcE(SAT) を調整できる。すなわち、短絡保護 時にコレクターエミッタ間飽和電圧 V ce (SAT) が1.3 V~10Vとすることが必要な短絡保護トランジスタフ すと、短絡保護トランジスタ7のコレクタにはゲート抵 10 の特性を、一品種のトランジスタでペース電流 l B を変 えることで、任意に得ることができる。つまり、トラン ジスタでペース電流 1 B を変えることによりコレクター エミッタ間飽和電圧Vce(SAT)を自由に設定できる。

> 【0023】このように、ベース電流制限抵抗17を任 意に変更することで、短絡遮断時のゲート電圧Vgのd V Z / d t を自由に決定することができ、短絡遮断時 の電力用IGBT1のコレクターエミッタ間電圧VcEの 跳ね上がりを小さくすることができる。以上説明したよ うに、この発明の実施の形態を採用することで、ノイズ 誤動作に強く、しかも高速に負荷短絡を遮断できる。例 えば、短絡保護トランジスタ7として2SD1938を 採用すると、約0.5 µsで遮断可能で、短絡時に電力 用IGBT1に印加されるエネルギーは従来と比較して 40%以下となっており、エネルギー破壊は0%と大幅 な不良削減が可能となった。

【0024】また、短絡遮断時の跳ね上がり電圧は、表 1のように短絡保護トランジスタ7のコレクターエミッ タ間飽和電圧 V ce (SAT) が1.3 V ~ 10 V では、不良 が0 [%] で、1.3 V以下では耐圧不良が多発してい る。これは、VcE(SAT) が10V以上であると、電流に よる短絡不良が発生してしまうからである。より詳しく 説明すると、Vce(SAT)が10V以上であると、電力用 IGBT1のゲート電圧が10V以上であり、短絡電流 の抑制が不十分である(例えば、300Aから250A になる)ので、電力用 | GBT1がエネルギー破壊に至 る可能性があるということである。したがって、短絡保 護に対して良好なコレクターエミッタ間飽和電圧Vce(S AT) の範囲は1. 3 V ~ 1 0 V である。なお、この電圧 節囲に設定すると、現在市販されている一般的な I G B T(駆動電圧Vge=15V)であれば保護可能である。 ただ、将来的にVge=5VなどのIGBTが現れると、 短絡保護に対して良好なコレクターエミッタ間飽和電圧 V_{ce}(SAT) の徳囲は上記の徳囲からは変わることにな る。

[0025]

【表1】

品 種	V _{cs} (SAT) I _c = 100 mA	跳ね上がり電圧 Vct=300V	不 良 率 ○:良, ×:不良
2SC3933(A)	1 2 V	4 1 0 V	10% (×)
2SC3933(B)	1 0 V	4 3 0 V	0% (0)
2SD1938	1. 3 V	460V	0% (O)
2SD1742	0. 35V	550V	20% (×)
2SD1538	0. 02V	5 8 0 V	40% (×)

【0026】なお、上記実施の形態では、電力用 I GB Tを例に上げて説明したが、センス端子付の電力用MO SFETについても、この発明を適用でき、その場合には、特許請求の範囲におけるエミッタセルはソースセルということになる。

[0027]

【発明の効果】この発明によれば、短絡保護トランジスタを設けたことにより、電力用 | GBTの負荷短絡時に短絡電流を高速遮断することが短絡電流に対する保護を20確実に行い、かつ短絡電流遮断時の電流変化率ーd | / d tを抑制して、電力用 | GBTのコレクターエミッタ間に生じる跳ね上がり電圧を小さくすることができて電力用 | GBTの耐圧破壊を防止でき、短絡保護時の電力用 | GBTの不良率を大幅に低減し、半導体出力回路装置を低価格、高信頼性で提供できる。

【図面の簡単な説明】

【図1】この発明の第1の実施の形態における半導体出 カ回路装置の回路図である。

【図2】図1の半導体出力回路装置の短絡遮断時の各部のタイムチャートである。

【図3】この発明の第2の実施の形態における半導体出 カ回路装置の回路図である。

【図4】短絡保護トランジスタのコレクタ電流ーコレク

ターエミッタ間飽和電圧の特性図である。


【図5】半導体出力回路装置の従来例の回路図である。 【図6】図5の半導体出力回路装置の短絡遮断時の各部 のタイムチャートである。

8

【符号の説明】

- 1 電力用 I GBT
- 2 コレクタ端子
- 3 エミッタ端子
- 10 4 センス端子
 - 5 ゲート端子
 - 6 センス抵抗
 - 7 短絡保護トランジスタ
 - 8 ゲート抵抗
 - 9 誤動作防止コンデンサ
 - 10 コンパレータ
 - 11 ドライバ遮断信号
 - 12 入力ロジック回路
 - 13 入力信号
- **30 14 ソースドライバ**
 - 15 シンクドライバ
 - 16 センス抵抗
 - 17 ベース電流制限抵抗
 - 18 ドライバ回路

[図3]



【図4】

